## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-255084

(43) Date of publication of application: 01.10.1996

(51)Int.CI.

G06F 9/445 G06F 9/06 G06F 9/06 G06F 12/06

G11C 16/06

(21)Application number: 07-354216

(71)Applicant: HEWLETT PACKARD CO <HP>

(22)Date of filing:

29.12.1995

(72)Inventor: NELSON MARVIN D

**OLDFIELD BARRY J** 

PETERSEN MARK D

(30)Priority


Priority number : 95 375095

Priority date: 18.01.1995 Priority country: US

### (54) METHOD FOR UPGRADING EEPROM

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method and a system for upgrading a flash EEPROM which withstands power source abnormality without the need of an excessive boot ROM. SOLUTION: A nonvolatile memory bit circuit 40 is utilized so as to forcedly operate an address space relating to the individually erasable/writable block of the flash EEPROM. The contents of a main boot block firmware are copied to a substituting boot block and the nonvolatile memory bit circuit 40 is set so as to make the substituting boot block appear in the address space of a main boot block from the view point of a microprocessor. Then, the main boot block is erased and new firmware information is written. Then, the nonvolatile memory bit circuit 40 is reset so as to return the main boot block to a main address space and the substituting block is upgraded by the new firmware information.



### **LEGAL STATUS**

[Date of request for examination]

24.04.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-255084

(43)公開日 平成8年(1996)10月1日


(51) Int.Cl. <sup>6</sup>	識別記号 庁内整	理 <del>番号</del> FI	技術表示箇所
G06F 9/445		G06F 9	9/06 4 2 0 M
9/06	410		410J
	5 4 0		5 4 0 M
12/06	570	12	2/06 5 7 0 E
G11C 16/06		G11C 17	7/00 3 0 9 G
		審查請求	未請求 請求項の数1 FD (全 9 頁)
(21)出願番号	特願平7-354216	(71)出願人	590000400
			ヒューレット・パッカード・カンパニー
(22)出顧日	平成7年(1995)12月29日		アメリカ合衆国カリフォルニア州パロアル
			ト ハノーパー・ストリート 3000
(31)優先権主張番号	375, 095	(72)発明者	マーヴィン・ディー・ネルソン
(32)優先日	1995年1月18日		アメリカ合衆国アイダホ州ポイジー、サン
(33)優先権主張国	米国 (US)		フラワー レーン 9055
		(72)発明者	パリー・ジェー・オールドフィールド
			アメリカ合衆国アイダホ州ポイジー、ウエ
			スト ダニエル コート 11302
		(72)発明者	マーク・ディー・ピーターソン
			アメリカ合衆国アイダホ州ポイジー、ウイ
			ンターホーク ドライブ 10715
		(74)代理人	弁理士 上野 英夫

### (54) 【発明の名称】 EEPROMのアップグレード方法

### (57)【要約】

【課題】 余分なブートROMを必要とせずに、電源異常に耐えるフラッシュEEPROMのアップグレードを可能にする方法及びシステムを提供する。

【解決手段】本発明の一実施例によれば、不揮発性メモリ・ピット回路が、フラッシュEEPROMの個別に消去/書き込み可能なプロックに関連したアドレス空間を強制操作するために利用される。主ブート・ブロック・ファームウェアの内容は、代替ブート・ブロックにコピーされ、代替ブート・ブロックがマイクロプロセッサの視点から主ブート・ブロックがマイクロプロセッサの視点から主ブート・ブロックが消去され、新しいファームウェア情報が書き込まれる。次に、主ブート・ブロックを主アドレス空間に戻すことができるように、不揮発性メモリ・ピット回路がリセットされ、代替ブロックが、その新しいファームウェア情報によってアップグレードされる。



1

### 【特許請求の範囲】

【請求項1】第1のメモリにおける主アドレス空間に関 連した主ブート・ブロックから代替アドレス空間に関連 した代替プート・プロックにプート・データをコピーす るステップと、

前記代替ブート・ブロックがマイクロプロセッサの視点 から主アドレス空間に現れ、前記主ブート・ブロックが 代替アドレス空間に現れるように、第2の不揮発性メモ リをセットするステップと、

新しいブート・データを前記主ブート・ブロックに書き 10 ことにもなる。 込むステップと、

前記主ブート・プロックを主アドレス空間に戻し、前記 代替プート・ブロックを代替アドレス空間に戻すように 前記第2の不揮発性メモリをリセットするステップと、 を備えて成る、前記第1のメモリのアップグレード方 法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般に、半導体デバイ 消去・書き込み可能な読み取り専用メモリ(EEPRO M) におけるファームウェアのアップグレードに関する ものである。

[0002]

【従来の技術】メモリ・デバイス及びマイクロプロセッ サは、コンピュータ・テクノロジにおいて重要な構成要 素である。すなわち、電力が最初にコンピュータ・シス テムに供給される時、マイクロプロセッサは、電力を受 けて、これに応答し、不揮発性メモリ・デパイスにおけ る指定のメモリ・アドレスにおいて予備命令を求めて、 実行し、これによって機能的に操作可能になる1つのコ ンポーネントである。このプロセスは、一般に、「ブー ト・アップ」・プロセスとして知られている。すなわ ち、マイクロプロセッサは、電力初期化されると、不揮 発性メモリ・デバイスに記憶されている基本的な必須命 令(ファームウェア)を読み取り、実行することによっ て非機能モードから操作可能モードに「プート・アッ プ」する。

【0003】電気的に消去・書き込み可能な読み取り専 用メモリ(EEPROM)・デバイスは、一般に、マイ 40 クロプロセッサをブート・アップするためのファームウ ェア(コード)の記憶に利用される不揮発性メモリであ る。フラッシュEEPROMの場合、単一ステップでそ のメモリ全体の消去が可能になる。ここ数年の間に、選 択的にプロックの消去/書き込みを行うことが可能な能 力を備えたフラッシュEEPROMが広く利用可能にな り、EEPROMのアドレス指定プロックを選択的に消 去及び/または書き込みできるようになった。

【0004】要求がありしだい、読み取り専用メモリ (ROM) のようなメモリ・チップ全体を物理的に交換 50

しなくても、ファームウェアを消去して、アップグレー ドすることができるので、フラッシュEEPROMは、 コンピュータ・システムにおいてとりわけ有効である。 コードをEEPROMにダウンロードすることによって ファームウェアのアップグレードができるので、ファー ムウェアのアップグレードが簡略化され、そのコストが 低下する(すなわち、チップ全体の交換が不要になる) だけでなく、チップ交換のためのソケットが不要になる ので、EEPROMを具現化した製品の信頼性を高める

2

【0005】しかし、ファームウェアのアップグレード 実施中において、フラッシュEEPROMを消去する 間、製品は中断に対して無防備である。すなわち、新た なファームウェアの書き込み(アップグレード)に備え て、プート・ファームウェアを消去し、その瞬間、電源 異常または他の中断事象が生じた場合、アップグレード ・プロセスを完了することが不可能になり、該製品は、 ほとんど役に立たない状態のまま、すなわち、元のファ ームウェアもなく、アップグレードされるファームウェ スに関するものであり、とりわけ、一瞬にして電気的に *20* アもない状態のまま放置されることになる。ブート・フ ァームウェアの消去が済むと、システム(マイクロプロ セッサ)は、もはや命令にアクセスすることはなく、独 力で新たなファームウェアのダウン・ロードといった他 のアクションを実行する。

> 【0006】市販されている現在の製品は、ファームウ エアのアップグレード中において可能性のある電源異常 の問題をいくつかある方法の1つで処理している。例え ば、追加ブートROMを利用することによって、フラッ シュEEPROMのアップグレードに対して製品の準備 30 を整えるのに必要な最小限の組をなすコードを保持する ことが可能である。しかし、これによって製品の費用及 びソフトウェアの複雑性が増すことになる。さらに、大 部分のマイクロプロセッサ・アーキテクチャによって課 せられる要件のために、EEPROMのファームウェア ・アップグレードに加えて、ブートROMの物理的アッ プグレードも必要になる場合が多い。

【0007】EEPROMのアップグレード中における 中断を取り扱う代替方法の1つでは、単純に、こうした 中断が生じると、修理のため、製品を工場に送り返さな ければならない旨の警告をするだけである。これらの解 決策では、所望される多くのことが取り残されたままで あるのは明らかである。

[0008]

【発明が解決しようとする課題】本発明は、余分なプー トROMを必要とせずに、電源異常に耐えるフラッシュ EEPROMのアップグレードを可能にするためのシス テム及び方法を提供することを目的とする。

[0009]

【課題を解決するための手段】望ましい実施例における 本発明の原理によれば、システム(マイクロプロセッ

サ)・ブート・ファームウェアは、フラッシュEEPR OMの別個に消去/書き込み可能なブロック内において 操作され、不揮発性メモリ・ビット回路が、ブロックに 関連したブート・アドレス空間を強制操作して、独立し たブートROMを必要とせずに、電源異常に耐えるEE PROMのフラッシュ・アップグレードを可能にするた めに利用される。望ましい実施例の場合、メモリ・ビッ ト回路は、フリップ・フロップである。

【0010】EEPROMにおけるファームウェア・アップグレード中に、EEPROMの主ブート・ブロック 10 以外のブロックが消去され、代替ブート・ブロックとして指定される。次に、主ブート・ブロック・ファームウェアは、代替ブート・ブロックにコピーされ、代替ブート・ブロックがマイクロプロセッサの視点から主ブート・ブロックのアドレス空間に現れるように、不揮発性メモリ・ビット回路がセットされる。次に、主ブート・ブロックが消去され、新しいファームウェア情報が書き込まれる。次に、主ブート・ブロックを主アドレス空間に戻すことができるように、メモリ・ビット回路がリセットされ、代替ブロックが、その新しいファームウェア情 20 報によってアップグレードされる。

【0011】このシステム及び方法によれば、アップグレード中、EEPROMに主ブート・ファームウェアを保存することができるので、アップグレード中に電源異常が生じた場合、主ブート情報は依然としてEEPROMにおいて利用可能である。このため、電源異常の場合に、通常、主ブート情報を納めることになる独立したブートROMの必要がなくなる。

【0012】本発明の他の目的、利点、及び、能力については、説明の進行につれてさらに明らかにされることになる。

[0013]

【実施例】図1A~Bは、本発明による不揮発性メモリ・ビット回路の状態に基づくプート・プロック・メモリ・アドレス操作を表したシステム・プロック図である。図1Aには、主プート・プロックからのシステム・ブート・アップのための通常のメモリ・アドレス指定が示され、図1Bには、代替プート・プロックからのプート・アップのための相対メモリ・アドレス指定が示されている。全ての図において、同様のコンポーネントは同様の 40 参照番号で識別される。

【0014】図1Aを参照すると、第1のメモリ10は、別個に消去/書き込み可能なプロック0~3を備えた、不揮発性で、瞬時に電気的に消去・書き込み可能な読み取り専用メモリ(EEPROM)である。各ブロックは、256Kバイトのアドレス可能メモリから構成される。この図におけるメモリ10には、それぞれ、256Kバイトのブロックが4つ含まれているが、本発明の原理に従って、他のサイズのブロックから成るメモリも同様に利用可能であるのは明らかである。一般に、EE 50

4

PROMには、等サイズのブロックは含まれていない。しかし、ブロックは、通常、2つ以上の等サイズの論理ブロックの体裁を整えることができるような形に組み合わせることが可能である。例えば、ブロック0は、実際にはさらに細分化して、別個に識別可能な、異なるサイズのブロックにすることが可能である。一方、メモリ10は、全体として、総合的により少ないブロックまたはより多いブロックをなすように細分化することが可能である。しかし、本発明の場合、メモリ10の物理的サイズ及び構成に関係なく、必要なのは、少なくとも2つの別個に消去/書き込み可能なブロックを備えていることだけである。

【0015】望ましい実施例の場合、メモリ10は、複数の選択的に消去/書き込み可能なブロックを備えた単一EEPROMデバイスであるが、同様に、メモリ10は、各デバイスが選択的に消去/書き込み可能なブロック備えている場合もあれば、備えていない場合もある、別個にアドレス指定可能なEEPROMのバンクとすることも可能である。独立した各デバイス自体は、解説のメモリ10において別個に消去/書き込み可能なブロックとしての働きをする。同様に、メモリ10は、何らかの形態をとる電源バック・アップによって不揮発性にされたランダム・アクセス・メモリ(RAM)、すなわちNVRAMとすることも等しく可能である。NVRAMが用いられる場合、データ・ブロックの消去ステップは、データの消去/書き込みが行われるメモリに対するデータ書き込みと同じステップで行うことが可能である。

【0016】ブロック0は、マイクロプロセッサ(プロセッサ)・システム20のための主ブート・ブロックであり、主アドレス空間においてアドレス指定することが可能である。主ブート・ブロックの意味するところは、電源投入時すなわち主ブート・ファームウェアを実行するための初期化時に、プロセッサ20が、ブロック0に関連した主アドレス範囲に頼るということである。主ブート・ブロックには、プロセッサをアップグレードの実施に十分な動作状態にするのに必要なファームウェア機能性のサブセットを納めていなければならない。

【0017】プロック2は、代替ブート・ブロックであり、代替アドレス空間においてアドレス指定することが可能である。本発明の原理に従って、電源異常に耐えるアップグレードを可能にするため、ファームウェアのアップグレード中は、一般に主ブート・ブロックに常駐するブート・ファームウェアがこの代替ブート・ブロックにコピーされるので、ブロック2は代替ブート・ブロックとして識別される。ブロック2には、通常、ブート・ファームウェアは納められておらず、普通は、プロセッサ20の機能にとって必要な他のファームウェアが納められている。

【0018】ブロック2の通常の(非アップ・グレー

ド)状況と同様に、ブロック1及び3には、プロセッサ の機能にとって必要なファームウェアが納められてい る。この例の場合、アドレス範囲0000000~0 00FFFFFは、プロック0~3の配述に用いられる ことになる。また、この例の場合にも、プロセッサ20 は、アドレス0で始まるその主ブート情報を捜し求め る。しかし、本発明は、他の記憶場所において初期ブー ト命令を捜すプロセッサ・アーキテクチャにも簡単に適 応させることが可能である。

【0019】論理回路要素XOR30は、2入力排他的 ORゲートである。入力の1つは、アドレス・ピット3 2によって駆動され、もう1つの入力は、不揮発性ピッ ト回路40によって駆動される。XORゲートによっ て、必要に応じてアドレス・ピットを反転したり、ある いは、反転しなかったりすることが可能になる。反転を 必要とする各アドレス・ライン毎に、1つのXORゲー トが存在する。この望ましい実施例の場合、最上位アド レス・ピット・ライン32だけがXORゲートを備えて いる。他のアドレス・ピット・ライン34は、メモリ1 0のアドレス指定にとって通常のやり方でプロセッサ2 0とメモリ10の間の通信を行う。

【0020】不揮発性メモリ・ピット回路40(ここで はnvmembitと呼ばれる)は、セット及び/また はリセットが可能なフリップ・フロップのような単一ビ ット信号の不揮発性メモリ回路である。この図におい て、nvmembit40が第1の(論理的0)状態に リセットされる。第1の状態は、論理的0として表され るが、論理的1になるように選択されれば、同様にそう することも可能である。この状態の場合、nvmemb it40によって駆動されるXORゲートの入力は、ア 30 ドレス・ビット32が反転されないようにセットされ

【0021】n vmemb i t 40が第1の状態にある 間に、プロセッサ20は、通常、メモリにアクセスす る。すなわち、プロック0が、主アドレス空間に関して 主プート・プロックとして参照され、プロセッサ20が 初期化されると、プート・ファームウェアはそこから実 行される。

【0022】プロセッサ20は、36に示すようにnv であり、38に示すようにnvmembit40の状態 の検知も可能である。プロセッサ20は、これらの機能 が可能であるため、ファームウェアのアップグレード状 況を判定し、アップグレードが中断されたか否かを判定 することが可能である。すなわち、アップグレード中 に、プロセッサは、nvmembit40を適合する状 態にセット及び/またはリセットするために必要なコー ドを実行する。同様に、プロセッサ20は、nvmem bit40の状態を検知し、後続のアップグレードをい かに進めるかを、すなわち、先行アップグレード中に、 50 めの後続のステップが示されている。まず60におい

中断が生じたか否かを判定する。プロセッサ自体は、メ モリ10の主ブート・プロックと代替ブート・プロック のいずれを参照しようとするのかを決定する。

【0023】次に図1Bを参照すると、nvmembi t 40は、図示のように第2の(論理的1)状態にあ り、メモリ10は、ブロック0ではなく、ブロック2が プートのための主プート・アドレス空間に関連づけられ ている。ブロック2自体は、この場合、ブートのために 主アドレス000000000003FFFFの16 進数によってアドレス指定可能であり(プロセッサ20 の視点から)、プロック0は、代替アドレス00080 000~000BFFFFの16進数によってアドレス 指定可能である。

【0024】プロックが、実際に互いに物理的に移動す るわけではないが、また、各プロックに関連した真のア ドレス空間が、実際に変化するわけではないが、アドレ ス空間は、プロセッサ20の視点から、ブート命令を実 行するための主アドレス空間が、現在、ブロック0では なく、ブロック2のファームウェアの内容に関連してい 20 る (現実にはプロセッサ20は、あるブロックを認識し たり、あるいは、そのブロックと別のブロックを弁別し たりするわけではないが)という概念を表すため、「変 化した」ものとして示されている。

【0025】このアドレス「操作」が行われたのは、n vmembit40がその第2の(論理的1)状態にセ ットされており、XORゲート30がアドレス・ライン 32を反転させるためである。要するに、nvmemb it40によって、代替プート・プロック2がマイクロ プロセッサの視点から主アドレス空間に現れ、主ブート ・プロックが代替アドレス空間に現れることになる。フ ァームウェアのアップグレード・プロセス中、及び、中 断事象の場合には、ファームウェア・データは、それ自 体、代替プート・プロックにおいてプロセッサ20によ るプート・アドレス指定可能な状態のままである。

【0026】ファームウェアに、主ブート・ブロックま たは代替プート・プロックから実行するための相対アド レス指定を含まなければならないのは明らかである。ま た、プロセッサ20は、nvmembit40の状態を 検知して、中断事象の発生後のブート中にあって、適合 membit40のセット及び/またはリセットが可能 40 するコードを実行するため、主ブート・ブロックではな く、代替ブート・ブロックを調べているところであるこ とを知る。さらに、任意の電源投入時に、プロセッサ2 0は、各プロック毎に得られ、記憶されたチェックサム によって、完全かつ有効なファームウェアを備えるのが どのブロックであるかを判定する。従って、任意のアッ プグレードの進行を検出することが可能である。

> 【0027】次に図2を参照すると、フロー・チャート によって、ブート・ブロック及びメモリ・アドレス空間 を操作して、電源異常に耐えるアップグレードを行うた

8

て、メモリ10における主ブート・ブロック0以外の全 てのプロック (図1) が消去される。当該技術において 周知のように、アップグレード中は、主ブート・ブロッ クからプロセッサのメモリにファームウェアをコピーし て、実行する必要はないと考えて差し支えない。これ は、EEPROMの消去及び書き込み特性のためであ る。

【0028】次に、65において、主ブート・ブロック 0のファームウェアが代替ブロック2にコピーされ、n vmembit40がその第2の(論理的1)状態にセ 10 に利用される。 ットされる。nvmembit40を第2の状態にセッ トすると、プロセッサの視点から代替プート・ブロック 2がプート・ブロック0の主アドレス空間に現れる。ア ドレス空間のこの見かけの操作は、nvmembit4 0によってXORゲート30の一方の入力を1にセット し、その結果、主アドレス空間へのアクセスに備えて、 プロセッサ20から受信する全てのアドレス要求に関す る上位アドレスが反転されるようにすることによって行

【0029】図3は、上位アドレス・ピットを反転し て、マイクロプロセッサの視点から代替ブート・ブロッ クが主ブート・ブロックのアドレス空間に現れるように する方法を示す表である。この場合、ビット番号19が 反転される。従って、プロセッサ20は、95において 示す16進数0000000アドレスで始まる主プ ート・ブロックにアドレス指定しているものと思ってい るが、XORゲート30によってピット番号19が反転 されるので、結果として、プロセッサ20は100にお いて示す16進数0008000のアドレスで始まる 代替ブート・ブロックにアクセスすることになる。

【0030】図2に戻ると、70において、nvmem bitがセットされた後、75において、主ブート・ブ ロック0が消去される。主ブート・ブロックの消去後、 中断事象または電源異常が生じた場合、プロセッサ20 によってプロック2を代替プート・ブロックとしてアド レス指定することができなければ、アップグレードを完 了することはできない。しかし、本発明によれば、プロ セッサ20は、代替プート・プロックとしてプロック2 にアクセスすることが可能になる。すなわち、アップグ レードを完了せずに、電力損失が生じ、プロセッサ20 が再初期化されることになった場合、nvmembit 40はその第2の(論理的1)状態にとどまることにな る。従って、XORゲート30によって上位アドレス・ ピットが反転され(図3参照のこと)、プロセッサ20 は、主ブート・ブロック・アドレス空間ではなく、代替 プート・プロック・アドレス空間にアクセスすることに なる。プロセッサ20自体は、実際にその相違が全く分 からずに、代替ブート・ブロックからブートを行う。

【0031】75において、主ブート・ブロック0が消

ファームウェアによってアップグレードされる(焼き込 み及び/または書き込みが施される)。主プート・プロ ックのアップグレードが完了すると、85において、n vmembit40が最初の(論理的0)状態にリセッ トされ、主ブート・ブロックがその適正なアドレス空間 に戻ることになる。この段階において電源異常が生じた 場合、nvmembit40はその最初の状態にリセッ トされているので、新しいブート情報が既にブロック0 に保持されており、プロセッサによってブート・アップ

【0032】最後に87において、ブロック2のブート ・ファームウェアが消去され、90において、全てのブ ロック(主ブート・ブロックを除く)が新しいファーム ウェア情報によってアップグレードされて、アップグレ ード・プロセスが完了することになる。

【0033】次に図4A~Jを参照すると、略プロック 図によって、本発明の電源異常に耐えるファームウェア ・アップグレード時におけるブート・ブロック及びメモ リ・アドレス操作の個々の段階が示されている。図4A 20 ~Dには、ブロック 0 が主ブート・ブロックとして示さ れており、プロセッサ・ブートは、プロック0から行わ れる (図1のnvmembit40がその論理的0状態 にセットされている場合)。図4A~Cには、ファーム ウェア・アップグレードに備えて主ブート・ブロック以 外の全てのブロックを消去する第1のステップが示され ている(図2の60も参照のこと)。消去されたプロッ クは、そのブロックを通して「X」で示されている。

【0034】図4Dには、主ブート・ブロック0の内容 を代替ブート・ブロック2にコピーする次のステップが 示されている(図2の65も参照のこと)。データが書 き込まれた (焼き込まれた) ブロックは、上部コーナの 文字「B」によって示されている。

【0035】図4E~Fには、この時点でプロセッサが そこからプートすることになるプロックとして、代替ブ ロック2が示されている(図2の70も参照のこと)。 前述のように、これは、XORゲート30が上位アドレ ス・ビットを反転させて、プロセッサの視点から代替ブ ート・ブロックが主アドレス空間に現れることになるよ うに、nvmembit40がセットされるためであ る。図4日には、そのアップグレードに備えてブロック 0が消去される方法が示されており、図4Fには、プロ ック0に新しいプート・ファームウェアによるアップグ レード(書き込み)が施される方法が示されている(図 2の75及び80も参照のこと)。

【0036】図4G~Jには、プロセッサがそこからブ ートを行うことになるプロックとして、再びアドレス指 定されるブロック 0 が示されている。これは、n vme mbit40がリセットされて(図2の85参照のこ と)、主ブート・ブロック0がその適正なアドレス空間 去されると、80において、引き続き、新しいブート・ 50 に現れるためである。ブロック2が図4Dのステップに are()

10

/\* 注:分かりやすくするため、この擬似コードは、

よる元のブート・ファームウェアのコピーを依然として保持しているので、図4Gには、ブロック2の消去方法が示されている(図2の87参照のこと)。最後に、図H-Jには、ブロック1、2、及び、3に残りのファームウェアを書き込んで、アップグレード・ブロセスを完了する方法が示されている(図2の90参照のこと)。【0037】下記の擬似コードは、電源異常に耐えるファームウェア・アップグレードに関する前述のシステム及びプロセスの望ましい実施例を示すものである。

[0038] Procedure EEPROM\_Burning\_Upgrade\_Firmw 10

プロセッサの視点からアドレス・マップにおける変化を呼び出すことはなく、引き続き、その物理的アドレス位置のプロックを参照する。このコードは、電源投入シーケンスまたは通常の実行システムから呼び出すことが可能である。それにもかかわらず、それは、システム状態を検出し、正しいプロックの消去/書き込みを行う。\*

Set NVRAM\_ROM\_State=In Upgrade

If Hardware\_Boot\_Pointer=Boot Block (Primary)

Erase (Block 1)

Erase(Block 2)

Erase (Block 3)

Burn(Block 2 with a copy of the primary Boot Image (address 00000000 - 0003FFFF))

Checksum\_Check(Block 2)

Set Hardware\_Boot\_Pointer=Alternate Boot Block

end:

Erase (Block 0)

Burn(Block 0 with data from the new image (address 0000- 0003FFFF)) Checksum\_Check(Block 0) -- if failure, reset and reattempt upgrade

Reset Hardware\_Boot\_Pointer=Boot Block (Primary)

Burn(Block 1 with data from the new image (address 00040000 - 0007FFFF

Checksum\_Check(Block 1) -- if failure, reset and reattempt upgrade Erase(Block 2)

Burn (Block 2 with data from the new image (address 00080000 - 000BFFFF))

Checksum\_Check(Block 2) -- if failure, reset and reattempt upgrade
Burn(Block 3 with data from the new image (address 000C0000 - 000FFFFF
))

Checksum\_Check(Block 3) -- if failure, reset and reattempt upgrade Set NVRAM\_ROM\_State=Not in Upgrade

end:

【0039】以上の解説は、独立したROMを必要とせずに、EEPROMのために電源異常に耐えるフラッシュ・アップグレードを可能にするシステム及び方法に関する望ましい実施例である。当業者には明らかなように、本発明は、当該技術に既存の各種ハードウェア及びソフトウェア・ツールの任意のものを利用して簡単に実施される。本発明の解説は特定の実施例に関連して行ったが、本発明の真の精神及び範囲を逸脱することなく、他の代替実施例及び実施または修正方法を用いることができるのは明白である。

【0040】以上、本発明の実施例について詳述したが、以下、本発明の各実施例毎に列挙する。

[例 1] マイクロプロセッサ (20) がアドレス指定でき 保たれるようにするステップと、(c) 新しいプートるシステム・プート・データ及び別個に消去可能/書き 50 データを主プート・プロックに書き込むステップと、

込み可能なブロックを有する第1のメモリ・デバイス (10)に対して電源異常に耐えるメモリ・アップグレードを可能にするための方法において、(a)第1のメ 40 モリにおける主アドレス空間に関連した主ブート・ブロックから代替アドレス空間に関連した代替ブート・ブロックだブート・データをコピーするステップと、(b)代替ブート・ブロックがマイクロプロセッサの視点から主アドレス空間に現れ、主ブート・ブロックが代替アドレス空間に現れるように、第2の不揮発性メモリ(40)をセットし、これによって、中断事象が生じた場合、代替ブート・ブロックにおいて、データがマイクロプロセッサによるブート・アドレス指定が可能な状態に保たれるようにするステップと、(c)新しいブート・ブロックに歌き込むステップと

(d) 主ブート・ブロックを主アドレス空間に戻し、代替ブート・ブロックを代替アドレス空間に戻すように第2のメモリをリセットするステップと、を備えて成る方法。

[例2]第1のメモリ・デバイスが(i)電気的にブロックを消去・書き込み可能な読み取り専用メモリ(EEPROM)・デバイス、(ii)複数のEEPROM、及び、(iii)不揮発性ランダム・アクセス・メモリ(RAM)から選択されることを特徴とする、例1に記載の方法。

[例3]ブート・データ及び新ブート・データに、マイクロプロセッサにブートするためのファームウェアの取得に必要なインテリジェンスが含まれることと、インテリジェンスに、主ブート・ブロック及び代替ブート・ブロックから実行するための相対アドレス指定が含まれることを特徴とする、例1に記載の方法。

[例4]第2の不揮発性メモリの状態が、(i)マイクロプロセッサ(20)、第1のメモリ・デバイス(10)、及び、第2の不揮発性メモリ(40)間において通信を行い、第1のメモリ・デバイスのブロックのアド 20レス指定を操作するため、少なくとも1つのアドレスを反転する論理回路要素(30)と、(ii)アップグレードが中断されたか否かを表すアップグレード状況を判定するためのプロセッサによって検知されることを特徴とする、例1に記載の方法。

[例5](a) それぞれ、第1と第2のアドレス空間に関連した、第1と第2の別個に消去可能/書き込み可能なプロックを備える第1のメモリ・バンク(10)と、

(b) 第1のブロックから第2のブロックに第1のデータをコピーするための手段と、(c) 第2のブロックが 30 マイクロプロセッサ(20)の視点から第1のアドレス空間に現れ、第1のブロックが第2のアドレス空間に現れるように、第2の不揮発性メモリ(40)をセットし、これによって、中断事象が生じた場合、第2のブロックにおいて、データがマイクロプロセッサによるブート・アドレス指定が可能な状態に保たれるようにするための手段と、(d) 第2のデータをブロックに選択的に書き込むための手段と、(e) 第1のブロックを第1のアドレス空間に戻し、第2のブロックを第2のアドレス空間に戻すように第2のメモリをリセットするための手 40 段と、を備えて成る、電源異常に耐えるメモリ・アップグレードを可能にするためのシステム。

[例 6] 第1のメモリ・バンクが (i) 電気的にブロック を消去・書き込み可能な読み取り専用メモリ (EEPR OM)・デバイス、 (ii) 複数のEEPROM、及び、 (ii) 不揮発性ランダム・アクセス・メモリ (RAM) から選択されることを特徴とする、例5に記

(RAM) から選択されることを特徴とする、例5に記載のシステム。

[例7]第1のデータ及び第2のデータに、マイクロプロセッサにプートするためのファームウェアの取得に必要 50

なインテリジェンスが含まれることと、インテリジェンスに、第1及び第2のブロックから実行するための相対アドレス指定が含まれることを特徴とする、例5に配載のシステム。

12

[例8]さらに、ブロックを選択的に消去するための手段が含まれていることを特徴とする、例5に記載のシステム。

[例 9] さらに、マイクロプロセッサ (20)、第1のメ モリ・バンク (10)、及び、第2の不揮発性メモリ

10 (40)間において通信を行い、第2の不揮発性メモリ (40)の状態を検知して、第1のメモリ・デバイスの ブロックのアドレス指定を操作するため、少なくとも1 つのアドレスを反転する論理回路要素 (30)が含まれ ていることを特徴とする、例5に記載のシステム。

[例10]さらに、第2の不揮発性メモリ・デバイスの状態を検知して、アップグレードが中断されたか否かを表すアップグレード状況を判定するための手段(20)が含まれていることを特徴とする、例5に記載のシステム

#### 20 [0041]

【発明の効果】以上説明したように、本発明を用いることにより、余分なプートROMを必要とせずに、電源異常に耐えるフラッシュEEPROMのアップグレードを可能にすることができる。

### 【図面の簡単な説明】

【図1A】不揮発性メモリ・ビット回路からの第1の状態の信号に基づく、主ブート・ブロックからのシステム・ブートのためのメモリ・アドレス指定を示すブロック図である。

0 【図1B】不揮発性メモリ・ビット回路からの第2の状態の信号に基づく、代替ブート・ブロックからのシステム・ブートのためのメモリ・アドレス指定を示すブロック図である。

【図2】ファームウェア・アップグレード時におけるブート・ブロック及びメモリ・アドレス空間操作のための後続ステップを表したフロー・チャートである。

【図3】上位ビットを反転して、主ブート・ブロックの アドレス空間に代替ブート・ブロックが現れるようにす る方法を示す図である。

「図4A】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4B】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4C】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4D】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段

1

階を表したブロック図である。

【図4E】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4F】ファームウェア・アップグレード時における ブート・プロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4G】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4H】ファームウェア・アップグレード時における プート・プロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図41】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【図4J】ファームウェア・アップグレード時における ブート・ブロック及びメモリ・アドレス操作の個々の段 階を表したブロック図である。

【符号の説明】

10:第1のメモリ

10 20:マイクロプロセッサ・システム


30: XORゲート

40:不揮発性メモリ・ピット回路

【図1B】

【図1A】

10 10 メモリ メモリ 7"¤.y73 (000C0000-000FFFFF) フロック 3 (00040000-0007FFFF) (代替フ"ート・フ"ロック (プート・フリロック 00000000-0003FFFF 00080000-000BFFFF) プロック1 (00040000-0007FFFF) フロック 1 (DDDCODDO-DDDFFFFF) (主プート・ブロック フゥック O (00080000-000BFFFF) 00000000-0003FFFF ケップ・セレクト たっか・セレクし 30 XOR XOR 34 34 32 19 19 40 復号 復号 アドレス NVMEMBIT アルスト検 NVMEMBIT 知 ライン 知 ライン (状態の) (状態工) 38 38 プロセッサ プロセッサ セット セットノッセット 20 20



【図4J】

音公計3 B 3 B 2 B 1 B 0